1、為什么布線的時候盡量不要跨電源分割，這是因為信號跨越了不同電源層后，它的回流途徑就會很長了，容易受到干擾。當(dāng)然不是嚴格要求不能跨越電源分割，對于低速的信號是可以的，因為產(chǎn)生的干擾相比信號可以不予關(guān)心。對于高速信號就要認真檢查，盡量不要跨越，可以通過調(diào)整電源部分的走線。（這是針對多層板多個電源供應(yīng)情況說的）

2、有些單板會有對外的輸入輸出界面，比如串口連接器，網(wǎng)口 RJ45連接器等，如果對它們的接地設(shè)計得不好也會影響到正常工作，例如網(wǎng)口互連有誤碼，丟包等，并且會成為對外的電磁干擾源，把板內(nèi)的噪聲向外發(fā)送。一般來說會單獨分割出一塊獨立的界面地，與信號地的連接采用細的走線連接，可以串上 0 歐姆或者小阻值的電阻。細的走線可以用來阻隔信號地上噪音過到界面地上來。同樣的，對界面地和界面電源的濾波也要認真考慮。

3、常見的接地符: PE,PGND,FG－保護地或機殼；GND－工作地；DGND－數(shù)字地； AGND－模擬地；LGND－防雷保護地。

4、PCB板材如何選擇，選擇 PCB板材必須在滿足設(shè)計需求和可量產(chǎn)性及成本中間取得平衡點。設(shè)計需求包含電氣和機構(gòu)這兩部分。通常在設(shè)計非常高速的 PCB板子( 大于 GHz的頻率 )時這材質(zhì)問題會比較重要。例如，現(xiàn)在常用的 FR-4 材質(zhì)，在幾個 GHz的頻率時的介質(zhì)損(dielectric loss) 會對信號衰減有很大的影響，可能就不合用。就電氣而言，要注意介電常數(shù) (dielectric constant) 和介質(zhì)損在所設(shè)計的頻率是否合用。

5、如何避免高頻干擾的基本思路是盡量降低高頻信號電磁場的干擾，也就是所謂的串?dāng)_(Crosstalk) 。可用拉大高速信號和類比信號之間的距離，或加 ground guard/shunt traces 在類比信號旁邊。還要注意數(shù)位地對類比地的噪聲干擾。

6差分對的布線為何要靠近且平行，對差分對的布線方式應(yīng)該要適當(dāng)?shù)目拷移叫小Ｋ^適當(dāng)?shù)目拷且驗檫@間距會影響到差分阻抗 (differential impedance) 的值, 此值是設(shè)計差分對的重要參數(shù)。需要平行也是因為要保持差分阻抗的一致性。若兩線忽遠忽近 , 差分阻抗就會不一致 ,就會影響信號完整性 (signal integrity) 及時間延遲 (timing delay) 。

7、添加測試點會不會影響高速信號的質(zhì)量，至于會不會影響信號質(zhì)量就要看加測試點的方式和信號到底多快而定?；旧贤饧拥臏y試點 ( 不用在線既有的穿孔 (via or DIP pin) 當(dāng)測試點 ) 可能加在線上或是從在線拉一小段線出來。前者相當(dāng)于是加上一個很小的電容在線上，后者則是多了一段分支。這兩個情況都會對高速信號多多少少會有點影響，影響的程度就跟信號的頻率速度和信號緣變化率 (edge rate) 有關(guān)。影響大小可透過仿真得知。原則上測試點越小越好 ( 當(dāng)然還要滿足測試機具的要求 )分支越短越好。